Projekt sprzętu i implementacja prawej dźwigni zmiany biegów
Implementacja Verilog HDL obejmuje dwie wersje: 8-bitową wersję podstawową i 32-bitową wersję rozszerzoną.
Wersja podstawowa wykorzystuje instrukcję case do implementacji wyboru trybu stałego przesunięcia.
Ulepszona wersja dodaje port dynamicznej kontroli przesunięcia i obsługuje arytmetyczne przesunięcie w prawo za pośrednictwem obwodu generowania bitów znaku.
Konstrukcja logiki kombinowanej eliminuje potrzebę stosowania rejestrów przesuwnych, bezpośrednio rekonfigurując wzór bitowy za pomocą selektora danych.
Weryfikacja na poziomie-płytki wykorzystuje środowisko programistyczne Quartus II z przebiegami funkcjonalnymi testowanymi na płycie rozwojowej Altera DE2.
Elementy integracji systemu
Konstrukcja modelu maszyny wymaga rozszerzenia zestawu instrukcji w celu obsługi operacji zmianowych. Typowe kodowanie instrukcji zawiera 4-bitowe pole wyboru trybu. Kluczowe kwestie, które należy rozwiązać podczas integracji systemu, obejmują:
Dopasowanie czasowe sygnałów sterujących do cykli pracy ALU
Mechanizm rozwiązywania konfliktów dla flag rejestru stanu
Projekt obejścia danych w potoku instrukcji. W architekturze systemu komputerowego komponent ten jawi się programiście jako przezroczysta funkcja sprzętowa, a szczegóły implementacji są obsługiwane na poziomie mikroarchitektury.
